Universidade
Federal de Santa Catarina
Departamento
de Informtica e Estatstica
Curso de Graduao em Cincias da Computao
INE 5406 -
Sistemas Digitais
Prof.
Jos Lus Gntzel
guntzel@inf.ufsc.br
semestre 2007/2
Especificao
do Trabalho 2 (T2)
No
|
Especificao
|
1
|
Sistema digital (BO e BC) que implemente
a adio em ponto flutuante segundo o padro IEEE 754.
|
2
|
Sistema digital (BO e BC) que implemente
a ordenao de um vetor de nmeros inteiros sem sinal usando o algoritmo bubblesort.
|
3
|
BO e BC do processador hipottico Neander
(ou outro processador simples)
|
4
|
Sistema digital (BO e BC) que implemente
a primeira fase do algoritmo de criptografia DES (ou outro algoritmo a ser
discutido)
|
5
|
Memria protegida com cdigo de Hamming: bloco codificador, bloco decodificar, memria e bloco de controle.
(Tamanho da memria a especificar)
|
6
|
Proposta sistema digital (BO e BC) de
interesse dos alunos (a especificar com o professor)
|
Instrues:
1. Instrues gerais:
- O
trabalho deve ser desenvolvido em grupo.
- Cada
grupo pode ser formado por 3 ou 2 estudantes.
2. Passos do Projeto
- Descrever
o sistema digital solicitado usando linguagem VHDL.
- Realizar
a compilao e a sntese para um dispositivo FPGA real (preferencialmente,
Stratix II).
- Realizar
a validao por meio de simulao funcional com atrasos.
- Preparar
um Relatrio seguindo o modelo de artigo da IEEE.
- Relatrio deve conter:
- Nome
e mail dos membros do grupo.
- Introduo,
descrevendo o problema.
- Seo
descrevendo a ou as solues adotadas.a soluo adotada e mostrando
diagramas de estados, tabelas de estados e de sada, diagrama de blocos
e/ou demais elementos.
- Seo
de Resultados da Sntese, detalhando os resultados da sntese (deixar
claro o dispositivo adotado), falando da quantidade de recursos
(elementos programveis, flip-flops, bits de memria RAM/ROM, pinos do
FPGA), atraso crtico, caminho crtico e demais caractersticas
temporais.
- Seo
de Resultados da Validao, com descrio da estratgia de simulao
adotada e formas de ondas dos principais casos. Comentar o espao de
entrada (nmero de vetores de entrada etc).
- Seo
de Concluses do trabalho.
- Bibliografia
consultada e referncias bibliogrficas.
- Qualquer
que seja seu projeto, inclua um estado inicial de Reset, o qual pode ser
atingido por meio de um reset assncrono.
3. Apresentao do Trabalho:
- Ser
realizada no dia marcado (ver cronograma da disciplina), exclusivamente
durante o horrio da aula prtica.
- O
professor poder solicitar aos alunos que compilem o cdigo e simulem o
circuito no momento da apresentao. Sernao feitas perguntas endereadas a
cada aluno (ou por meio de sorteio feito na hora).