Departamento
de Informática e Estatística
Curso de Graduação em Ciências da Computação
INE 5406 - Sistemas Digitais
Prof. José Luís Güntzel guntzel@inf.ufsc.br semestre 2008/2
Especificação do Trabalho Prático (T)
|
No |
Objeto
do Trabalho Prático |
|
1 |
DMAC.
Controlador de Acesso Direto à Memória de um canal, capaz de controlar a
transferência de dados entre a memória e um periférico ou vice-versa. Deve
haver dois modos de transferência: modo palavra por palavra e modo bloco. Um
bloco é especificado pelo seu endereço inicial (mais baixo) e o número de
palavras. Assumir que cada palavra tem 1 byte.
Considerar que existem dois periféricos a serem atendidos. |
|
2 |
SAD.
Cálculo da soma das diferenças absolutas entre os pixels
de duas imagens. Há uma matriz de 8x8 pixels,
armazenados em uma memória (M1) e uma matriz de 8x8 pixels,
armazenados em uma outra memória (M2). Deve ser calculada a diferença
absoluta entre os pixels das duas imagens, par por
par. O resultado é acumulado em um registrador e mostrado ao final do
cálculo. M1 e M2 devem ser internas ao FPGA. Considerar que cada pixel
está codificado com 8 bits. |
|
3 |
Compensador de Movimento (MC). Recebe o valor de dois vetores
de movimento (valores inteiros) e acessa uma memória onde está armazenado um
bloco de 8x8 pixels (bloco de referência). Com base
nos pixels do bloco de referência e nos vetores de
movimento, remonta um bloco. Há duas memórias: M1, que armazena o bloco de
referência, e M2, na qual deve ser escrito o bloco remontado. Ambas memórias devem poder armazenar 8x8 pixels. Considerar que cada pixel
está codificado com 8 bits. |
|
4 |
ULA
capaz de realizar a adição em ponto flutuante segundo o padrão IEEE 754. Esta
ULA possui bloco operativo (BO) e bloco de controle (BC). Este último é uma
máquina de estados (FSM). Dever haver sinalização de overflow e de underflow. |
Instruções:
1. Instruções gerais:
·
O trabalho deve ser desenvolvido em grupo.
·
Cada grupo será formado por 2 ou 3 estudantes (nem mais, nem menos) da mesma turma prática.
·
Os assuntos acima serão sorteados na aula
prática do dia 2/10/2008. Se um dado
assunto for sorteado 3 vezes em uma turma, ele será
retirado dos sorteios subseqüentes (na mesma turma).
2. Passos do Projeto
·
Procurar bibliografia a respeito do problema
a ser resolvido e as soluções existentes.
·
Discutir com o professor detalhes da
especificação do trabalho.
·
Planejar a solução, documentando-a com
texto descritivo, diagramas de blocos, diagramas de estados, tabelas e o que
mais for necessário.
·
Descrever a solução usando linguagem VHDL.
·
Realizar a compilação e a síntese para um
dispositivo FPGA Altera da famíla Stratix
II.
·
Realizar a validação por meio de simulação
funcional com atrasos.
·
Preparar
um Relatório seguindo o modelo de artigo da IEEE.
·
O Relatório deve conter:
o
Nome e-mail dos membros do grupo.
o
Seção “1.
Introdução”, descrevendo o problema.
o
Seção “2 Solução Adotada”, detalhando a solução adotada e mostrando
diagramas de estados, tabelas de estados e de saída, diagrama de blocos e
demais elementos.
o
Seção de “3. Resultados da Síntese”, detalhando os resultados da síntese
(identificar o código do dispositivo FPGA adotado), falando da quantidade de
recursos (ALUTs, flip-flops, bits de memória RAM/ROM, pinos do FPGA), atraso
crítico, caminho crítico e demais características temporais.
o
Seção de “4. Resultados da Validação”, com descrição da estratégia de
simulação adotada e formas de ondas dos principais casos. Comentar o espaço de
entrada (número de vetores de entrada etc).
o
Seção de “5. Conclusões” do trabalho.
o
Seção “6.
Referências Bibliográficas”, com a lista de referências consultadas.
·
Qualquer que seja seu projeto, considere a
existência de um estado de Reset, o qual pode ser
atingido por meio de um sinal de reset assíncrono.
3. Apresentação do Trabalho:
·
Na aula prática do dia 23/10/2008 cada
grupo deverá entregar para o professor (em papel) uma versão inicial do
relatório constando as seções 1 e 2, com conteúdo
conforme descrito acima. Nesta mesma aula será realizado o sorteio da ordem de
apresentação dos grupos.
·
A apresentação final dos trabalhos será
feita nos horários das aulas práticas, conforme previsto no cronograma da
disciplina. Nestas aulas, a versão final do relatório deverá ser entregue.
·
No mesmo dia da apresentação, cada grupo
deverá enviar os arquivos VHDL desenvolvidos para o trabalho para os seguintes
endereços eletrônicos: guntzel@inf.ufsc.br
e danielpv@inf.ufsc.br. A mensagem
deve ter por título “Trabalho de Sistemas Digitais”. O corpo da mensagem deve
conter os nomes, números de matrícula e e-mails dos membros do grupo.
·
O
professor solicitará aos alunos que compilem o código e simulem o circuito no
momento da apresentação. Serão feitas perguntas endereçadas
a cada aluno (ou por meio de sorteio feito na hora). Desta forma, os alunos de
um mesmo grupo poderão receber notas diferentes.